썽심리뷰

0918 TOOL : OrCAD 사용 OP_AMP TI사의 RC4558 문제 : 아래 Inverting_Amp회로가 100배의 진폭비를 갖을 수 있는 Inverting_Amp회로를 새롭게 만드시오. SPEC OP_AMP : RC4558(TI) Vsin VI = 10mV FREQ = 40kHz Power Supply : VCC = 12V / VCC2 = 6V / VEE = -12V [Inverting_Amp_Circuit] [Simulation 결과] 진폭비 10배가 되는 것을 확인할 수 있다. [100배의 증폭비를 갖는 회로] [R3 R6] [10k 10k] 대략 100배의 진폭비를 갖는 것을 확인할 수 있다. 그러나, 여기서 의문점이 드는것이 한가지 있다. R3와 R6의 값을 10k 10k이 아닌 25..

설계공부/전자회로 2023. 9. 18. 18:22

0918 TOOL : OrCAD 1. 아래 회로는 over current detector 이다. 이 회로의 출력신호는 0~12V 사이로 스 위칭하게 된다. 이 신호를 MCU의 입력에 인가해야 한다. MCU의 input dynamic range는 0~5V이다. 이를 해결하기 위한 회로를 설계 하시오. 돈을 더 아껴서 설계 해보자. 여기서 저항을 더 줄여보자. 추가되는 저항을 1개로 줄이고, 5V가 나오도록 비율을 설정하였다 [SIMULATION 결과] 2. 아래 spec을 만족하는 시스템을 설계하시오.  어떤 infotainment system의 리모콘에 사용되는 IR 센서 신호처리회로의 출력단은 정상 동작 시, 0~5V의 출력전압이 나온다. 이 출력전압은 ADC의 입력단으로 들어가게 되는 데, ADC의..

설계공부/전자회로 2023. 9. 18. 14:42

노진호 교수님 [23.07.31 ~ 23.08.04 (5일)] 0801 TOOL : XILINX - VIVADO 사용 FPGA : Artix-7 사의 (XC7A35T-1CPG236C) 사용 BOARD - Basis 3 7segment [BCD_To_FND_Decoder code] case 분류하는 코드를 만들었다. [실제 Schematic] [SW_CODE] [Segment_Code] 보드동작 결과 [SW_{1234}_ON_OFF] [SW_1001_"9"] [SW_1000_"8"] [SW_0111_"7"] [SW_0110_"6"] [SW_0101_"5"] [SW_0100_"4"] [SW_0011_"3"] [SW_0010_"2"] [SW_0001_"1"] [SW_0000_"0"]

설계공부/VIVADO 2023. 9. 18. 09:44

[23.07.31 ~ 23.08.04 (5일)] 0731 TOOL : XILINX - VIVADO 사용 FPGA : Artix-7 사의 (XC7A35T-1CPG236C) 사용 BOARD - Basis 3 반도체 설계 절차 Verilog 용어 Behavior Modeling - I/O(입출력) 반응에 의해 묘사되는 요소 - 오직 회로의 기능만 모듈이 어떻게 동작하는지를 기능위주로 설명하는 모델 Structural Modeling - 서로 연결하는 lower-level의 요소들로 묘사되는 요소로 Gate level이며 주로 상위의 설계물을 설계할 때 사용된다. RTL(Register Transfer Level) – 설계 합성 Synthesis(합성) HALF_ADDER carry값과 sum값을 저장할 수 있..

설계공부/VIVADO 2023. 9. 17. 20:19

0915 TOOL : visual stdio 2019 참고 책 : 혼자 공부하는 C언어 개정판 / 한빛아카데미 - 서현우 함수 함수는 모듈화가 중요하다! 7-1 함수의 기본 형태 시행결과 윈도우에서 실행한 결과 이기에 오류 없이 나온다. 하지만 위 형태의 코드처럼 작성 후 실행 시 임베디드에서는 오류가 난다. 따라서 위 코드 형식처럼 main code 전에 선언을 해주어 먼저 선언되어 읽어올 수 있도록 해주어야 한다. 파일 나누기 [관리 용도] Body File 헤더파일 따로 소스 파일을 등록하여 사용한 모습 [모듈화] 헤더 파일을 불러와 사용한 결과 기존과 동일하게 결과가 나온다. 모듈들로 관리하게 되면 코드가 간결하게 되고 Block 들로 관리하기 때문에 오류관리에도 효과적이다.

설계공부/C언어(C++) 2023. 9. 15. 16:46

0915 TOOL : visual stdio 2019 참고 책 : 혼자 공부하는 C언어 개정판 / 한빛아카데미 - 서현우 6-1 반복문 while문 for문 1024까지 count 된다. 4씩 count 4로 나누었을 때 값 640*480 픽셀 30만 화소 200만 화소 초당 60프레임이 나와야 할 때 실제 필요한 데이터 전송폭 이렇게 많은 데이터를 받아야한다면 엄청나게 오래 기다려야 할 것이다. DO ~ While문 Break문 순서만 바뀌었을 뿐인데 i값이 6출력이 된다. i값에 이미 6이 인가 되었기 때문이다. 주의하자. 패킷 파싱할때 자주 사용하게되는 continue 문이다.잘 알아두도록하자. 무한루프(infinity_loop) 또다른 무한루프 방법 (infinity_loop)할때 자주 사용하는 ..

설계공부/C언어(C++) 2023. 9. 15. 14:24

0915 TOOL : visual stdio 2019 참고 책 : 혼자 공부하는 C언어 개정판 / 한빛아카데미 - 서현우 5-1 a 값에 5가 인가되어 a equal not zero가 나온것을 볼 수 있다. for 문은 순서가 있다. 조건의 순서대로 적용되기에 7이 나온 것을 볼 수 있다. switch~case문 State 순서 ST_2번일때 다른값이 들어왔을 때

설계공부/C언어(C++) 2023. 9. 15. 14:11

0915 TOOL : visual stdio 2019 참고 책 : 혼자 공부하는 C언어 개정판 / 한빛아카데미 - 서현우 주석처리 대신 상단에 #define PRJ_4-6 해당 부분 문단에 #if 0 / #endif 추가하면 주석처리와 동일하게 가능하다. #else int main(void) { printf("Hello World \n"); } #endif define이 주석되면 Hellow Would가 나오도록 했다 주석처리 이후 실행결과 예제 풀이 연산자 4-1 4-2 apple : 정수형이기 때문에 값이 나오지 않는다. 따라서 f인 실수형으로 바꿔야 값이 나온다. apple 변수를 f 실수형으로 바꾼 후 값이 2.5가 나온것을 확인할 수 있다. 4-3 a , b = 10 인가 a는 1 증가 b는 1..

설계공부/C언어(C++) 2023. 9. 15. 09:53