ISSP / SIGNALTAP
SIMULATION과 보드 동작간 괴리가 생길 때 어떻게 디버깅을 할까? ISSP와 SIGNALTAP두 가지 IP로 DEBUGING이 가능하다 ISSP 장점 : PC MEMORY를 가지고 디버깅 내부 메모리 소모를 별로 하지 않는다 단점 : 느림, 부정확(단순 SIGNAL, SW, LED 상태만 디버깅하는데 쓰임) SIGNALTAP 장점 : 정확하고 / 빠름 LOGIC Aralyser를 가지고 있다. Main clk기준으로 정확하게 probe를 한다. +출력이 가능하다. 단점 : FPGA에 Logic이라던지, memory 소모를 한다. resource 소모를 한다. FPGA 개발 시 70~80% 정도만 디자인을 채워라 하는데 그 이유는 SIMULATION 시 오류가 났을 때 Probe를 할 수 없기 때문..
설계공부/ISSP_SIGNALTAP
2024. 1. 4. 13:52
