썽심리뷰

1010 TOOL : Quartus Prime Lite Edition(Ver.18.1) Board : DE1-SoC FPGA : ALTERA CycloneV SoC (5CSEMA5F31C6N) LANGUAGE : Verilog(Ver.2001) 메일 작성 내용 mail box 동작순서 1.contants 2.write 3.flag setting Reciver 1.flag check 2.read 3.flag clear 원래는 채터링이 발생이 되어서, 123,4 2134 이런식으로 한번에 데이터가 한번에 받는 경우가 생긴다. 그러나 해당 코드에서는 발생하지 않았다. Interrupt는 주어진 값만 해결하고 주어진 환경에서 나와야 한다. UART통신, printf 등 활동을 하면 안된다. Interrupt 발..

설계공부/SoC 2023. 10. 11. 09:19

1006 TOOL : Quartus Prime Lite Edition(Ver.18.1) Board : DE1-SoC FPGA : ALTERA CycloneV SoC (5CSEMA5F31C6N) LANGUAGE : Verilog(Ver.2001) PWM(Pulse Width Modulation) Duty ratio를 변경하여 펄스 폭을 조절하는 변조 방식이다. 출력 전압값을 기준으로 일정한 Duty동안 High를 유지하고, 나머지는 Low를 내보내 출력 신호를 조절한다. 이때 일정한 주기 안에서 전압이 인가와 끊어짐이 반복되면서 소모 전력이 바뀐다. ​ PWM을 사용 예로는 모터제어, LED 밝기 제어가 있다. [my_reg2.v] addr을 2bit로 offset을 2개에서 4개로 늘림 저번시간에 만들어..

설계공부/SoC 2023. 10. 6. 18:47

1005 Avalon_bus를 설계해 보았다 Avlon_bus_Data_sheet 초기의 cpu형태 reg 선언 안해줘서 나오는 오류가 난다. 따라서 reg를 붙여줘 오류를 해결 추가적으로 Delay가 존재하기에 Delay 설계를 했다. DATA_SHEET를 보면 UKNOUN 값도 있기 때문에 검은색 부분은 X로 둠 버스 모델링은 task다. Begin은 body부분 procedural 구문처럼 데이터를 받으면 된다. 추가적으로 해당 부분 설계 해당부분을 설계완료하여, 전체적인 task를 완성했다. Test_bench 패턴을 만들어야 하기 때문에 reg Output은 wire연결 clk을 추가해줬다. Tcl_file Modelsim_Simulation 용도의 파일 Vlog를 통해 comfile하기 보고싶..

설계공부/SoC 2023. 10. 5. 10:12

1004 TOOL : Quartus Prime Lite Edition(Ver.18.1) Board : DE1-SoC FPGA : ALTERA CycloneV SoC (5CSEMA5F31C6N) LANGUAGE : Verilog(Ver.2001) IP 종류 UART, GPIO, SPI, I2C, SDRAM, Video, Camera 그 중 intel 사의 avalon bus IP를 가지고 RTL설계를 해볼예정이다. setup time : 이벤트 즉, control path에 대한 이벤트 (어떻게 보면 mux) 이벤트가 없으면 진행이 안된다. (입력으로 받아들이는데 필요한 최소시간, 대기시간) Hold time : 출력으로 유지하기 위한 필요 최소시간 아발론 버스설계를 위해서는 test환경의 구축이 필요하다..

설계공부/SoC 2023. 10. 4. 20:38

제작기간 : 0921~0927 TOOL : OrCAD Oscilloscope : Tektronix - TDS2012B DC POWER SUPPLY : ED-333T 400ST160 DATA Sheet 자동차 후방 센서에 들어가는 Ultrasonic distance measurement Circuit가 있다. Ultrasonic distance measurement Circuit 를 설계해 보았다. 설계의 목표 1. 1m거리가 측정되는 Ultrasonic distance measurement Circuit를 만드는것이다. 2. 측정거리는 [cm]단위이다. 3. FND의 출력은 FND1번에 1의자리, FND 2번에 10의자리, FND3번에 100의 자리가 나오게 하는것이다. 설계 SPEC 1. 초음파 주파수..

카테고리 없음 2023. 10. 2. 18:02

0915 TOOL : visual stdio 2019 참고 책 : 혼자 공부하는 C언어 개정판 / 한빛아카데미 - 서현우 포인터 포인터는 변수의 시작 주소를 저장한다. 이미 정해져있는 address ex) scanf 함수로 입력할 때 포인터만 사용가능 왜쓰는걸까? 메모리 값을 제대로 알지 못할 때 pa / pb / total 주소값 변경 및 확인 array 추가해서 사용하기 pArry주소확인 중요 pArry 값 확인 *

카테고리 없음 2023. 9. 22. 15:40

0915 TOOL : visual stdio 2019 참고 책 : 혼자 공부하는 C언어 개정판 / 한빛아카데미 - 서현우 배열 확인하기 & : 주소를 읽어 올 때 사용된다. ary 주소 값 0134 >>> 0123으로(오류) scanf로 쓰여진 값 받아보기 >>>> 99 >>> ary 3번 주소에 99 넣기 for 값을 통해 i값 1씩 추가 ary 주소값 확인 헥사 형태로 값을 불러온 결과 >>>> ary값이 갖고 있는 주소값을 ary 0번이 똑같이 불러오는것을 볼 수 있다. 주소값 하나하나가 int형 offset 은 일반적으로 데이터나 메모리 내의 위치를 나타내는 값 기본값, 대표값 Base addrres Data값 넣어서 확인해봄 주소를 담는 그릇? 포인터 배열과 반복문 22 주소값 변경 string..

카테고리 없음 2023. 9. 22. 09:59

0919 TOOL : OrCAD VOLTAGE REFERENCE (POWER X) 왜? 부하에 따라서 전원 공급량이 달라지기 때문에 부하에 따라 전원 공급량이 일정치가 않음 POWER는 Loading Effect가 일어나면 안된다. 그럼 여기서 REF가 6V가 나오기 위해 C값을 높이면 충전량이 많아지기에 높이면 6V가 금방 나올것이다. 그렇지만 더 커지면 커질수록 MLCC로 갈 수 밖에 없고 전해질 전지를 써야한다. 전해질 전지는 성능이 점점 떨어질 위험이 있다. 또한 캡이 커지면 실장면적이 커지기에 적절한 값을 찾아야한다. 대부분 1u~10u [Single_Power] 입력단에 BIAS가 잡혀야 동작이 된다. 따라서 캐패시터를 추가하여 Bias를 추가해주었다. Capaciter를 추가 후, 6V로 나..

카테고리 없음 2023. 9. 19. 10:21