FULL CHIP CUSTOM ONE CHIP DESIGN - 5(2X1 MUX LOGIC / SWITCH)

DIGITER CIRCUIT을 이용한 대표적인 회로인 MUX를 제작했다.

 

MUX란? MULTIPLEXER 의 준 말로 다중화기라고 불린다. 복수회로에서 입력되는 N개의 신호 중 어느 하나의 입력신호를 선택하여 출력회로에 내보내주는 논리 회로이다.

 

21MUX

복수회로에서 입력되는 2개의 신호 중 어느 하나의 입력신호를 선택하여 출력회로에 내보내주는 논리 회로이다.

 

구현방법

21MUX LOGIC GATE

(Inverter 1EA)*2 + (2Nand 3EA)*4 =14개 의 Tr로 구성하여 제작했다.

 

<21MUX LOGIC_SCHEMATIC>

 

<21MUX LOGIC_SIMBOL>

<21MUX LOGIC_TEST_SCHEMATIC>

 

<21MUX LOGIC_SIMULATION>

ANALTSIS - TRAN으로 설정 STOP TIME은 5u로 설정하여 SIMULATION을 진행하였다.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

<SIMULATION_WAVE FORM>

 

 

<21MUX LOGIC_STICK DIAGRAM>

 

<21MUX LOGIC_LAYOUT>

세로 : 5.84um

가로 : nMOS 4.63um

AREA : 27.0392 um2

 

 

 

 

 

21MUX CMOS SWITCH

LOGIC 게이트는 또한 CMOS Tr.로 SWITCH를 구현하면 Tr의 갯수가 줄어든다는 장점과 크기가 줄어든다는 것을 예상할 수 있다.  따라서 CMOS Tr.로 SWITCH를 구현하여 2*1 MUX를 구성해봤다.

 

 

구현방법

21MUX CMOS SWITCH

(CMOS 4EA) + (Inverter 1EA)*2 = 6개 의 Tr로 구성하여 제작했다.

 

 

<21MUX SWITCH_SCHEMATIC>

 

 

<21MUX SWITCH_SIMBOL>

 

 

<21MUX SWITCH_TEST_SCHEMATIC>

 

 

<21MUX SWITCH_SIMULATION>

<21MUX SWITCH_LAYOUT>

 

세로 : 6.81 [um]

가로 : nMOS 2.445 [um]

AREA : 16.6505 [um2]

 

LOGIC과 SW비교 해보면

LOGIC은 27.0392 um2

SW 16.6505 um2로 SW로 LAYOUT설계를 하는 것이 Tr의 수를 줄이고 AREA의 크기를 줄일 수 있음을 확인했다