FULL CHIP CUSTOM ONE CHIP DESIGN - 7(8X1 MUX LOGIC / SWITCH)

8X1 MUX

복수회로에서 입력되는 8개의 신호 중 어느 하나의 입력신호를 선택하여 출력회로에 내보내주는 논리 회로이다.

 

구현방법

8X1MUX LOGIC GATE

(41MUX)*2 + (21MUX)*4  구성하여 제작했다.

 

<8X1MUX LOGIC_SCHEMATIC>

4X1 MUX 2개 / 2X1MUX LOGIC GATE 1개를 통해 만들었다.

 

<8X1MUX LOGIC_SIMBOL>

<8X1MUX LOGIC_TEST_SCHEMATIC>

<8X1MUX LOGIC_SIMULATION>

 

<SIMULATION_WAVE FORM>

<8X1MUX LOGIC_LAYOUT>

세로 : 8.63 [um]

가로 : nMOS 31.59 [um]

AREA : 272.6217 [um2]

 

구현방법

8X1MUX CMOS SWITCH

(4X1 MUX SW 2EA) + (2X1 MUX SW 2EA)로 구성하여 제작했다.

 

<8X1MUX SWITCH_SIMBOL>

 

 

<8X1MUX SWITCH_TEST_SCHEMATIC>

 

<8X1MUX LOGIC_SIMULATION>

 

 

<SIMULATION_WAVE FORM>

 

<8X1MUX SWITCH_LAYOUT>

세로 : 9.7 [um]

가로 : nMOS 13.91 [um]

AREA : 134.927 [um2]

 

 

 

8X1 MUX 역시 마찬가지로

GATE LOGIC보다 SW로 설계하는 것이 기능은 같지만

Tr의 갯수를 줄일 수 있었고, LAYOUT 설계 시 272.6217um2 >> 134.927 um2로 

크기가 크게 줄어드는것을 확인했다.