고정 헤더 영역
상세 컨텐츠
본문
728x90
728x90
'설계공부 > VIVADO' 카테고리의 다른 글
| Verilog HDL - VIVADO_3~5(7segment~TIMER) (0) | 2023.12.14 |
|---|---|
| Verilog HDL - VIVADO_2(7segment / decoder) (0) | 2023.09.18 |
| Verilog HDL - VIVADO_1(FULLADDER_4BIT / 8BIT) (0) | 2023.09.17 |
