FULL CHIP CUSTOM ONE CHIP DESIGN - 13(Full-Custom IC One Chip Design)완료

<Full-Custom IC One Chip Design>

​

[기간]

23.07.04 ~ 23.07.21 (14일) (100h)

​

[사용 tool]

Cadence Virtuoso 6.1.8-64b

Editor : Schematic Editor L, Symbol Editor L, Layout Suite L

Simulation : ADE L (Analog Design Environment, Schematic Simulation 환경 제공)

Simulation Platform : Spectre (SPICE)

Verification : Assura (DRC, LVS)

Library : GPDK090 (Generic Process Design Kit 90nm)

​

[결과]

SIZE를 줄이기 위해 가장 큰 CIRCUIT 부터 밑에 배치하였다.

가장 큰 CIRCUIT을 밑에 배치할 경우 배선작업에서 유연하게 대처할 수 있었다.

 

또한, 각각의 CIRCUIT을 최소한으로 맞춰 작업했고, 최소한으로 크기를 줄이면서 3가지의 이점이 생겼다.

 

1. 작은 사이즈로 인해 가격이 줄어든다.

필요 Circuit을 한 pad 안에 더 많이 집적할 수 있게 되고, IC크기가 줄어 들기 때문에 가격이 줄어든다.

 

2. LOW_POWER

더 작은 사이즈로 인해 사용되는 전력 또한 줄어들게 된다.

 

3. HIGH Performance

결과론적으로 가격과 소비전력을 줄여, Performance가 높아지는것을 기대할 수 있다.