FULL CHIP CUSTOM ONE CHIP DESIGN - 10(HALF_ADDER / FULL_ADDER)

HALF_ADDER

입력 A,B에 따라서 SUM, CARRY값이 변화하는 가산기이다.

 

HALF_ADDER 진리표

 

HALF_ADDER_구현방법

XOR 게이트의 사용 유무에 따라서 회로 크기를 비교했다.

 

Tr갯수 비교

 

INVERTER X

(INVERTER(2*3)) + ((2NAND4*4)) = 22개

 

INVERTER O

(INVERTER(2*1)) + ((2NAND4*1)) + ((XOR)6*1)= 12개

 

 

<XOR_X_SCHEMATIC>

 

<XOR_X_SIMBOL>

 

 

<XOR_X_SIMULATION>

 

<XOR_X_LAYOUT>

세로 : 7.04 [um]

가로 : nMOS 9.36 [um]

AREA : 65.8944 [um2]

 

 

<XOR_O_SCHEMATIC>

 

<XOR_O_SIMBOL>

 

<XOR_O_TEST_SCHEMATIC>

 

<XOR_O_TEST_SIMULATION>

 

 

<XOR_O_LAYOUT>

세로 : 6.52 [um]

가로 : nMOS 4.6 [um]

AREA : 29.992 [um2]

 

<HALF_ADDER_결론>

XOR을 사용함에 따라서 HALF_ADDER의 전체면적이 대략 35um2정도 줄은것을 볼 수 있다.

그렇기 때문에 XOR을 사용하여 HALF_ADDER의 Tr갯수를 줄일 뿐 아니라 전체면적을 줄일 수 있었다.

 

 

 

 

FULL_ADDER

덧셈을 수행하는 연산 장치로 2개의 반가산기와 OR GATE로 구성된 회로이다.

 

진리표

 

 

FULL_ADDER 구현방법

HALF_ADDER 2개와 

2NOR 1개 INVERTER 1개를 이용해서 FULL_ADDER를 만들어 보았다.

 

 

 

<FULL_ADDER_SCHEMATIC>

 

<FULL_ADDER_SIMBOL>

 

<FULL_ADDER_TEST_SCHEMATIC>

 

<FULL_ADDER_SIMULATION>

 

<FULL_ADDER_LAYOUT>

 

DRC / LVS 실행결과

세로 : 7.41 [um]

가로 : nMOS 11.11 [um]

AREA : 82.3251 [um2]