썽심리뷰

3NAND 세로 5.62um / 가로 nMOS 1.78um 3NOR 세로 8.31um / 가로 nMOS 1.78um 4NAND 4NAND와 4NOR는 LAYOUT을 만들 때 수월한 방향으로 설계하여 수정하였다. 세로 5.69um / 가로 nMOS 2.2um 4NOR 세로 : 9.51 [um] 가로 : nMOS 2.2 [um]

설계공부/Full Custom IC One Chip Design 2023. 8. 7. 18:47

LAYOUT을 제작하기에 앞서, SCEHMATIC을 제작한 뒤 SCEHMATIC에 맞는 STICK DIAGRAM을 만들어야 LAYOUT의 PATH를 만들기가 쉽다. 따라서 SCHEMATIC, STICK DIAGRAM, LAYOUT 순으로 만들었다. STICK DIAGRAM의 설계 방법은 입력 인풋 값의 세로 막대를 뻗은 후 VDD, P+, N+, VSS(GND)의 가로 막대를 추가, SCHEMATIC을 보며 PATH를 그려주면 된다. SCHEMATIC에서 사진과 같이 GND와 F(V_OUT)도 아닌 PATH를 지나가는 곳을 ㄱ,ㄴ,ㄷ,ㄹ 이런식으로 둔 후 STICK DIAGRAM에 추가해 주면 된다. 그리고 난 후 이을 수 있는 PATH는 이어 최종적인 PATH를 만들면 된다. 추가적으로 제작 시 유의할..

설계공부/Full Custom IC One Chip Design 2023. 8. 7. 18:33

INVERTER VIRTUOSO TOOL을 사용하여 pMOS가 ON되는 길이와 nMOS가 ON되는 길이가 1:1이 되도록 하는 pMOS의 W(WIDTH)값을 구해보겠다. W값을 구하는 이유는 pMOS의 Q POINT를 알아내기 위하여 구하는 과정이다. nMOS의 W값은 1um로 가정하고 pMOS의 W값을 변수로 주어 적절한 W값을 구하는 방식을 사용했다. - 다른 GATE 들도 대부분 동일하게 진행 TEST를 하기 위해 더미를 만들어 SIMULATION을 돌린다. 그렇기 때문에 SIMBOL과 TEST_SCHEMATIC을 추가 제작하였다. 추가 제작 후 SIMULATION을 진행하였다. 얻고자하는 WIDTH의 값은 VOUT 출력파형이 (0.5,0.5)지점(500m)을 지나는 그래프를 찾아. 확대해서 WID..

설계공부/Full Custom IC One Chip Design 2023. 7. 25. 19:53

S - 크기 눌리고 줄이기 F - (FIT) 알맞게 화면 조정 M - MOVE C - COPY P - PIN 생성 I - 인첸트 생성 O - Object 생성 (Contact , Via etc..) Control + z - 확대. Shift + z - 축소. Control + F - 투시 Shift + F - 투시 끄기 Rabel + l - draw 기능 NOT(INVERTER) SWITCH 2NAND 2NOR 3NAND 3NOR 4NAND 4NOR XOR

설계공부/Full Custom IC One Chip Design 2023. 7. 25. 19:52

드디어 7월4일이 되어 첫 교육을 받으러 가게 되었다. 9~11시까지 ot진행 후 수업을 하게 되었다. 수업의 내용은 CMOS설계에 대해 배우게 되었다. CMOS설계 시 CMOS가 무엇인지, Transister를 통해 논리 게이트를 어떻게 만드는지, Transister LayOut을 어떻게 할 것인지를 알고 있어야 하기에 이론적인 내용부터 배우게 되었다. IC(Intraduction circuit)는 하나의 칩에 다 집어넣은 형태로 장점으로는 속도 / 가격 / 저전력이 있다. 대량생산 가능하고 빠르고 POWER 공급전압이 낮기 때문이다. 종류는 크기별로 SoC / ULSI / VLSI / LSI / MSI / SSI 가 있으며, VLSI 내에 CMOS가 있다. CMOS(Complementary Metal..

설계공부/Full Custom IC One Chip Design 2023. 7. 10. 20:31